MIT6.S081
  • 简介
  • Lec01 Introduction and Examples (Robert)
    • 1.1 课程内容简介
    • 1.2 操作系统结构
    • 1.3 Why Hard and Interesting
    • 1.4 课程结构和资源
    • 1.5 read, write, exit系统调用
    • 1.6 open系统调用
    • 1.7 Shell
    • 1.8 fork系统调用
    • 1.9 exec, wait系统调用
    • 1.10 I/O Redirect
  • Lec03 OS Organization and System Calls (Frans)
    • 3.1 上一节课回顾
    • 3.2 操作系统隔离性(isolation)
    • 3.3 操作系统防御性(Defensive)
    • 3.4 硬件对于强隔离的支持
    • 3.5 User/Kernel mode切换
    • 3.6 宏内核 vs 微内核 (Monolithic Kernel vs Micro Kernel)
    • 3.7 编译运行kernel
    • 3.8 QEMU
    • 3.9 XV6 启动过程
  • Lec04 Page tables (Frans)
    • 4.1 课程内容简介
    • 4.2 地址空间(Address Spaces)
    • 4.3 页表(Page Table)
    • 4.4 页表缓存(Translation Lookaside Buffer)
    • 4.5 Kernel Page Table
    • 4.6 kvminit 函数
    • 4.7 kvminithart 函数
    • 4.8 walk 函数
  • Lec05 Calling conventions and stack frames RISC-V (TA)
    • 5.1 C程序到汇编程序的转换
    • 5.2 RISC-V vs x86
    • 5.3 gdb和汇编代码执行
    • 5.4 RISC-V寄存器
    • 5.5 Stack
    • 5.6 Struct
  • Lec06 Isolation & system call entry/exit (Robert)
    • 6.1 Trap机制
    • 6.2 Trap代码执行流程
    • 6.3 ECALL指令之前的状态
    • 6.4 ECALL指令之后的状态
    • 6.5 uservec函数
    • 6.6 usertrap函数
    • 6.7 usertrapret函数
    • 6.8 userret函数
  • Lec08 Page faults (Frans)
    • 8.1 Page Fault Basics
    • 8.2 Lazy page allocation
    • 8.3 Zero Fill On Demand
    • 8.4 Copy On Write Fork
    • 8.5 Demand Paging
    • 8.6 Memory Mapped Files
  • Lec09 Interrupts (Frans)
    • 9.1 真实操作系统内存使用情况
    • 9.2 Interrupt硬件部分
    • 9.3 设备驱动概述
    • 9.4 在XV6中设置中断
    • 9.5 UART驱动的top部分
    • 9.6 UART驱动的bottom部分
    • 9.7 Interrupt相关的并发
    • 9.8 UART读取键盘输入
    • 9.9 Interrupt的演进
  • Lec10 Multiprocessors and locking (Frans)
    • 10.1 为什么要使用锁?
    • 10.2 锁如何避免race condition?
    • 10.3 什么时候使用锁?
    • 10.4 锁的特性和死锁
    • 10.5 锁与性能
    • 10.6 XV6中UART模块对于锁的使用
    • 10.7 自旋锁(Spin lock)的实现(一)
    • 10.8 自旋锁(Spin lock)的实现(二)
  • Lec11 Thread switching (Robert)
    • 11.1 线程(Thread)概述
    • 11.2 XV6线程调度
    • 11.3 XV6线程切换(一)
    • 11.4 XV6线程切换(二)
    • 11.5 XV6进程切换示例程序
    • 11.6 XV6线程切换 --- yield/sched函数
    • 11.7 XV6线程切换 --- switch函数
    • 11.8 XV6线程切换 --- scheduler函数
    • 11.9 XV6线程第一次调用switch函数
  • Lec13 Sleep & Wake up (Robert)
    • 13.1 线程切换过程中锁的限制
    • 13.2 Sleep&Wakeup 接口
    • 13.3 Lost wakeup
    • 13.4 如何避免Lost wakeup
    • 13.5 Pipe中的sleep和wakeup
    • 13.6 exit系统调用
    • 13.7 wait系统调用
    • 13.8 kill系统调用
  • Lec14 File systems (Frans)
    • 14.1 Why Interesting
    • 14.2 File system实现概述
    • 14.3 How file system uses disk
    • 14.4 inode
    • 14.5 File system工作示例
    • 14.6 XV6创建inode代码展示
    • 14.7 Sleep Lock
  • Lec15 Crash recovery (Frans)
    • 15.1 File system crash概述
    • 15.2 File system crash示例
    • 15.3 File system logging
    • 15.4 log_write函数
    • 15.5 end_op函数
    • 15.6 File system recovering
    • 15.7 Log写磁盘流程
    • 15.8 File system challenges
  • Lec16 File system performance and fast crash recovery (Robert)
    • 16.1 Why logging
    • 16.2 XV6 File system logging回顾
    • 16.3 ext3 file system log format
    • 16.4 ext3如何提升性能
    • 16.5 ext3文件系统调用格式
    • 16.6 ext3 transaction commit步骤
    • 16.7 ext3 file system恢复过程
    • 16.8 为什么新transaction需要等前一个transaction中系统调用执行完成
    • 16.9 总结
  • Lec17 Virtual memory for applications (Frans)
    • 17.1 应用程序使用虚拟内存所需要的特性
    • 17.2 支持应用程序使用虚拟内存的系统调用
    • 17.3 虚拟内存系统如何支持用户应用程序
    • 17.4 构建大的缓存表
    • 17.5 Baker's Real-Time Copying Garbage Collector
    • 17.6 使用虚拟内存特性的GC
    • 17.7 使用虚拟内存特性的GC代码展示
  • Lec18 OS organization (Robert)
    • 18.1 Monolithic kernel
    • 18.2 Micro kernel
    • 18.3 Why micro kernel?
    • 18.4 L4 micro kernel
    • 18.5 Improving IPC by Kernel Design
    • 18.6 Run Linux on top of L4 micro kernel
    • 18.7 L4 Linux性能分析
  • Lec19 Virtual Machines (Robert)
    • 19.1 Why Virtual Machine?
    • 19.2 Trap-and-Emulate --- Trap
    • 19.3 Trap-and-Emulate --- Emulate
    • 19.4 Trap-and-Emulate --- Page Table
    • 19.5 Trap-and-Emulate --- Devices
    • 19.6 硬件对虚拟机的支持
    • 19.7 Dune: Safe User-level Access to Privileged CPU Features
  • Lec20 Kernels and HLL (Frans)
    • 20.1 C语言实现操作系统的优劣势
    • 20.2 高级编程语言实现操作系统的优劣势
    • 20.3 高级编程语言选择 --- Golang
    • 20.4 Biscuit
    • 20.5 Heap exhaustion
    • 20.6 Heap exhaustion solution
    • 20.7 Evaluation: HLL benefits
    • 20.8 Evaluation: HLL performance cost(1)
    • 20.9 Evaluation: HLL performance cost(2)
    • 20.10 Should one use HLL for a new kernel?
  • Lec21 Networking (Robert)
    • 21.1计算机网络概述
    • 21.2 二层网络 --- Ethernet
    • 21.3 二/三层地址转换 --- ARP
    • 21.4 三层网络 --- Internet
    • 21.5 四层网络 --- UDP
    • 21.6 网络协议栈(Network Stack)
    • 21.7 Ring Buffer
    • 21.8 Receive Livelock
    • 21.9 如何解决Livelock
  • Lec22 Meltdown (Robert)
    • 22.1 Meltdown发生的背景
    • 22.2 Speculative execution(1)
    • 22.3 Speculative execution(2)
    • 22.4 CPU caches
    • 22.5 Flush and Reload
    • 22.6 Meltdown Attack
    • 22.7 Meltdown Fix
  • Lec23 RCU (Robert)
    • 23.1 使用锁带来的问题
    • 23.2 读写锁 (Read-Write Lock)
    • 23.3 RCU实现(1) - 基本实现
    • 23.4 RCU实现(2) - Memory barrier
    • 23.5 RCU实现(3) - 读写规则
    • 23.6 RCU用例代码
    • 23.7 RCU总结
Powered by GitBook
On this page

Was this helpful?

  1. Lec22 Meltdown (Robert)

22.2 Speculative execution(1)

Previous22.1 Meltdown发生的背景Next22.3 Speculative execution(2)

Last updated 4 years ago

Was this helpful?

首先来看Speculative execution(预测执行),这里也有一个示例代码。

现在我并没有讨论安全性,Speculative execution是一种用来提升CPU性能的技术,所以这是CPU使用的一些优化技巧。假设我们在运行这里的代码:

  • 在r0寄存器保存了一个内存地址,地址可能是有效的也可能是无效的,这取决于我代码的逻辑。

  • 我们假设内存中还保存了一个valid变量。在使用r0中保存地址之前,我们会先将valid从内存中加载到r1。

  • 并且只有当valid等于1时,才使用r0中的地址。如果valid等于0,我们将不会使用r0中的地址。

  • 如果valid等于1,我们会将r0的地址指向的内容加载到r2。

  • 并对r2寄存器加1,保存在r3寄存器中。

在一个简单的CPU实现中,在代码的第2行,你会将valid从内存中加载到r1,这里对应了从内存中读取数据的load指令。任何一个需要从内存中读取数据的load指令都会花费2GHZ CPU的数百个CPU cycle。CPU最多可以在每个cycle执行一条指令,如果我们需要在代码的第2行等待几百个CPU cycle,那么机器会闲置数百个CPU cycle。这是一个明显的降低性能的地方,因为如果一切都正常的话,CPU可以在每个cycle内执行一条指令,而不是每几百个cycle才执行一条指令。

所有现在的CPU都使用了叫做branch prediction的功能。第3行的if语句是一个branch,如果我们将其转换成机器指令,我们可以发现这里有一个branch,并且这是一个带条件的branch用来测试r1寄存器是否等于1。CPU的branch prediction会至少为每个最近执行过的branch保存一个缓存,并记住这个branch是否被选中了,所以这里可能是基于上次branch的选择的预测。但是即使CPU没有足够的信息做预测,它仍然会选择一个branch,并执行其中的指令。也就是说在CPU在知道第3行代码是否为true之前,它会选择某一个branch并开始执行。或许branch选错了,但是CPU现在还不知道。

所以在上面的代码中,或许在第2行代码的load结束之前,也就是在知道valid变量的值之前,CPU会开始执行第4行的指令,并通过load指令读取r0指向的内存地址的内容。而r0中的内存地址或许是,也或许不是一个有效的指针。一旦load指令返回了一些内容,在代码的第5行对返回内容加1并设置到r3寄存器中。

或许很久之后,第2行的load指令终于完成了,现在我们知道valid变量的值。如果valid等于1,那么一切都好,如果valid等于0,CPU会取消它执行第4、5行代码的效果,并重新执行合适的分支代码,也就是第7行代码。

这里在确定是否应该执行之前就提前执行分支代码的行为,被称作预测执行。这是为了提升性能,如果CPU赌对了,那么它就可以超前执行一些指令,而不用等待费时的内存加载。

CPU中为了支持预测执行的硬件及其复杂,CPU里面有大量的设计来让这里能工作,但是没有一个设计被公开了,这些都是Intel的内部信息,并且不在手册中。所以在Meltdown Attack时,涉及到大量有关CPU是如何工作的猜测来确保攻击能生效。

为了能回滚误判的预测执行,CPU需要将寄存器值保存在别处。虽然代码中第4行,第5行将值保存在了r2,r3,但是实际上是保存在了临时寄存器中。如果CPU赌对了,那么这些临时寄存器就成了真实寄存器,如果赌错了,CPU会抛弃临时寄存器,这样代码第4,5行就像从来没有发生过一样。

在这里的代码中,我们需要考虑如果r0中是有效的指针会发生什么,如果不是有效的指针,又会发生什么。如果我们在超前执行代码第4行,并且r0中是有效的指针,那么CPU会真实的加载指针的内容到r2寄存器的临时版本中。如果r0中的指针指向的内容位于CPU的cache中,那么必然可以将内容拷贝到r2寄存器的临时版本。如果CPU的cache中没有包含数据,我并不清楚CPU是否会会从内存中读取r0中指针指向的内容。

对于我们来说,更有趣的一个问题是,如果r0中的指针不是一个有效的指针,会发生什么?如果r0中的指针不是一个有效的地址,并且我们在超前执行代码第4行,机器不会产生Fault。机器或许知道r0是无效的地址,并且代码第4行尝试使用一个无效的地址,但是它不能产生Page Fault,因为它不能确定代码第4行是否是一个正确的代码分支,因为有可能CPU赌错了。所以直到CPU知道了valid变量的内容,否则CPU不能在代码第4行生成Page Fault。也就是说,如果CPU发现代码第4行中r0内的地址是无效的,且valid变量为1,这时机器才会生成Page Fault。如果r0是无效的地址,且valid变量为0,机器不会生成Page Fault。所以是否要产生Page Fault的决定,可能会推迟数百个CPU cycle,直到valid变量的值被确定。

当我们确定一条指令是否正确的超前执行了而不是被抛弃了这个时间点,对应的技术术语是Retired。所以当我们说一个指令被超前执行,在某个时间点Retired,这时我们就知道这条指令要么会被丢弃,要么它应该实际生效,并且对机器处于可见状态。一条指令如果是Retired需要满足两个条件,首先它自己要结束执行,比如说结束了从内存加载数据,结束了对数据加1;其次,所有之前的指令也需要Retired。所以上面代码第4行在直到valid变量被从内存中加载出来且if被判定之前不能Retired,所以第4行的Retirement可能会延后数百个CPU cycle。

这是Meltdown攻击非常关键的一个细节。